设计结合的结果。许多工程师对板级 EMI 的降噪接触较多，也比较了解，而对于芯片设计中的 EMI 优化方法比较陌生。今天，我们将以一个典型的 Buck 电路为例，首先基于 EMI 模型，分析其噪声源的频谱，并以此介绍，

  我们知道，电力电子系统中，半导体器件在其开关过程中会产生高 dv/dt 节点与高 di/dt 环路，这些是 EMI 产生的根本原因。

  同时，由于传播路径的不同，EMI 可大致分为共模和差模噪声（可详见：汽车电子非隔离型变换器传导与辐射EMI的产生，传播与抑制）。

  EMI 建模的第一步是把开关用电流源或电压源进行等效，等效之后，电路各处的电流和电压依然不变。然后能够正常的使用叠加定理来具体分析每一个源的影响。

  以一个 Buck 变换器为例，在图 2(a) 中，我们将开关用电压源和电流源进行替代，由于差模电流不留经参考地，因此电路到参考地的寄生参数可以忽略。

  在图 2(b) 中，个人会使用叠加定理对其分别做多元化的分析，必须要格外注意的是，当分析某一个源的影响时，其他的电压源需做短路处理，而其他的电流源需进行开路处理。由图 2(b) 可知，实际上差模电流的源可以用 Buck 上管的电流等效，而最终的等效模型可简化为图 3 的形式。

  由于差模噪声是由开关电源本身运作时的状态决定的，因此，降低差模噪声的主要方法是设计合理的差模滤波器，而与芯片设计关系不大。本次分享不展开讨论。

  另一方面，对于共模 EMI 噪声来说，我们大家可以通过类似的方式进行建模，图 4 展示了建模的过程。值得一提的是，对于共模噪声，由于输入、输出电容的阻抗通常远小于电路对地寄生电容的阻抗，因此在建模中，输入、输出电容可以作为短路处理。而最终的等效模型可简化为图 5 的形式。

  有点工程师朋友可能会有疑惑，这个模型如此简洁，那么一些其他的电路元件是不是被忽略了呢？（比如图 6 中所示的 RC Snubber 元件）

  尽管 EMI 模型是相同的，但实际上开关波形会受到外部电路的影响，而这一部分已经被包含在了噪声源 VSW中。而在电路分析中，与一个电压源并联的器件可以忽略。正因如此，我们可以看到，图 6 中的 RC Snubber 可以从最终模型中去掉。

  02EMI 共模噪声源的频谱分析根据上一节的内容，我们知道对于 Buck 变换器来说，它的共模 EMI 噪声源即为开关节点的电压。

  在忽略开关振荡时，Buck 开关节点电压波形可以等效为一个梯形波，如图 7(a) 所示。其中梯形波的幅值 A0即为 Buck 的输入电压，tr和 tf对应节点电压的上升和下降时间，波形的周期 T为 Buck 的开关频率 f0的倒数，d 为 Buck 电路的占空比。

  如果在频域上对这个波形进行分析，我们将会得到形如图 7(b) 中的频谱，而它的包络线 /πtr（tr取上升时间和下降时间中的较小值)，频谱的包络以每十倍频率 20dB 下降；而在1 /πtr后，频谱的包络以每十倍频率 40dB 下降。

  0d - 0.5 。对于汽车电子来说，12V 转 5V 是一个很常见的应用，此时的占空比也比较接近 0.5，可以用这个结论帮助进行分析。

  从公式（2）中，我们也可以对开关频率以及上升下降时间的影响进行量化分析。

  在其他条件不变的前提下，如图 9 (a) 所示，如果开关频率提高十倍，高频 EMI 的噪声源会整体提高 20dB；而如图 9 (b) 所示，如果开关上升/下降时间变为初始值的十分之一，则高频 EMI 的噪声源也会整体提高 20dB。

  因此，提高开关频率虽然有助于减小电感元件，但确实也对 EMI 提出了更高的挑战。而对于芯片设计来说，

  IC 设计中优化 EMI 的方法A对开关波形振荡的优化我们知道，在实际电路中，芯片、无源元件，以及 PCB 走线都会带来一些寄生参数。而在开关过程中，这些寄生参数会造成一些振荡。图 11(a) 中展示了 Buck 变换器上管开通过程中，形成开关节点振荡的回路，其中 LLoop,IN，L

  SW,HS，LSW,LS，LGND,LS为引脚到芯片内部晶片各节点的引线电感，CDS，CGD，CGS为 MOS 管的寄生电容。这个回路其实是距离芯片最近的一颗输入电容 CIN 与芯片上下管之间形成的回路。在谐振发生时，CIN 上的电压较稳定，可以近似等效为输入电压 VIN。

  我们知道，Q 值越大，振荡越强烈。因此，为了从源头上减小这个振荡，我们需要做的是减小 L

  在板级电路的设计上，是有一些方法来做到这点的。比如，通过在下管并联一个 RC Snubber，可以等效增大电容；或者通过增加 Bootstrap 电阻来减小开通速度，从而等效增大谐振发生时的 RFET,HS。但这些方法也有一些副作用，如增加了损耗，也增加了电路成本。

  从芯片设计上进行优化的优势更明显，副作用更小。从封装技术上，相比传统的引线(a) 所示），MPS 的倒装封装技术（如图 12(b) 所示）大幅减小了封装带来的寄生电感

  图 13(b) 对比了引线键合、单输入封装和倒装封装、输入分离设计的两颗芯片的噪声源频谱。从图中可见，封装的改进带来了 15dB 以上的提升。

  图 14 对比了集成输入电容的开关波形，由于回路电感进一步减小，谐振频率已经在 1GHz 以上，已经超过了许多 EMI 测试的要求范围。

  另外，值得一提的是，由于多级驱动实际上降低了开关速度，它对开关损耗是有一定影响的。但相比于增加 Bootstrap 电阻的方法，由于多级驱动可以动态调节开关速度，在谐振发生后，芯片可以加快管子开通速度，从而使得总开关时间仅有有限的增加，来减少过多的开关损耗。

  通过抖频设计优化 EMI抖频技术能够最终靠将开关能量分散到不同的频率上，从而有效降低 EMI，这一部分在之前的分享中有详细介绍（可详见：选择合适参数进行抖频设计），因此在本文中暂略。

  从开关频率的选择上，MPS 芯片支持多种开关频率的选择，部分芯片也可以开启抖频；

  从封装与布线设计上，MPS 的倒装封装，对称输入设计，集成输入电容等技术能有效降低高频噪声源；

  Nordic Semi 收购 TinyML 资产以推动嵌入式人工智能路线

  Bourns 扩展电源滤波器产品线， 推出具备广泛电感/阻抗范围与最高 300 MHz 频率全新系列

  上一篇：湃睿科技助力易冲半导体：让芯片研发“提效30%、管得清、跑得顺”